Clear AESNI feature flag for x86_64.
[libgcrypt.git] / src / hwfeatures.c
1 /* hwfeatures.c - Detect hardware features.
2  * Copyright (C) 2007, 2011  Free Software Foundation, Inc.
3  *
4  * This file is part of Libgcrypt.
5  *
6  * Libgcrypt is free software; you can redistribute it and/or modify
7  * it under the terms of the GNU Lesser General Public License as
8  * published by the Free Software Foundation; either version 2.1 of
9  * the License, or (at your option) any later version.
10  *
11  * Libgcrypt is distributed in the hope that it will be useful,
12  * but WITHOUT ANY WARRANTY; without even the implied warranty of
13  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
14  * GNU Lesser General Public License for more details.
15  *
16  * You should have received a copy of the GNU Lesser General Public
17  * License along with this program; if not, see <http://www.gnu.org/licenses/>.
18  */
19
20 #include <config.h>
21 #include <stdio.h>
22 #include <stdlib.h>
23 #include <string.h>
24 #include <stdarg.h>
25 #include <unistd.h>
26
27 #include "g10lib.h"
28
29 /* A bit vector describing the hardware features currently
30    available. */
31 static unsigned int hw_features;
32
33
34 /* Return a bit vector describing the available hardware features.
35    The HWF_ constants are used to test for them. */
36 unsigned int
37 _gcry_get_hw_features (void)
38 {
39   return hw_features;
40 }
41
42
43 #if defined (__x86_64__) && defined (__GNUC__)
44 static void
45 detect_x86_64_gnuc (void)
46 {
47   /* The code here is only useful for the PadLock engine thus we don't
48      build it if that support has been disabled.  */
49   char vendor_id[12+1];
50
51   asm volatile
52     ("xorl  %%eax, %%eax\n\t"    /* 0 -> EAX.  */
53      "cpuid\n\t"                 /* Get vendor ID.  */
54      "movl  %%ebx, (%0)\n\t"     /* EBX,EDX,ECX -> VENDOR_ID.  */
55      "movl  %%edx, 4(%0)\n\t"
56      "movl  %%ecx, 8(%0)\n\t"
57      :
58      : "S" (&vendor_id[0])
59      : "%eax", "%ecx", "%edx", "cc"
60      );
61   vendor_id[12] = 0;
62
63   if (0)
64     ; /* Just to make "else if" and ifdef macros look pretty.  */
65 #ifdef ENABLE_PADLOCK_SUPPORT
66   else if (!strcmp (vendor_id, "CentaurHauls"))
67     {
68       /* This is a VIA CPU.  Check what PadLock features we have.  */
69       asm volatile
70         ("movl $0xC0000000, %%eax\n\t"  /* Check for extended centaur  */
71          "cpuid\n\t"                    /* feature flags.              */
72          "cmpl $0xC0000001, %%eax\n\t"
73          "jb .Lready%=\n\t"             /* EAX < 0xC0000000 => no padlock.  */
74
75          "movl $0xC0000001, %%eax\n\t"  /* Ask for the extended */
76          "cpuid\n\t"                    /* feature flags.       */
77
78          "movl %%edx, %%eax\n\t"        /* Take copy of feature flags.  */
79          "andl $0x0C, %%eax\n\t"        /* Test bits 2 and 3 to see whether */
80          "cmpl $0x0C, %%eax\n\t"        /* the RNG exists and is enabled.   */
81          "jnz .Lno_rng%=\n\t"
82          "orl $1, %0\n"                 /* Set our HWF_PADLOCK_RNG bit.  */
83
84          ".Lno_rng%=:\n\t"
85          "movl %%edx, %%eax\n\t"        /* Take copy of feature flags.  */
86          "andl $0xC0, %%eax\n\t"        /* Test bits 6 and 7 to see whether */
87          "cmpl $0xC0, %%eax\n\t"        /* the ACE exists and is enabled.   */
88          "jnz .Lno_ace%=\n\t"
89          "orl $2, %0\n"                 /* Set our HWF_PADLOCK_AES bit.  */
90
91          ".Lno_ace%=:\n\t"
92          "movl %%edx, %%eax\n\t"        /* Take copy of feature flags.  */
93          "andl $0xC00, %%eax\n\t"       /* Test bits 10, 11 to see whether  */
94          "cmpl $0xC00, %%eax\n\t"       /* the PHE exists and is enabled.   */
95          "jnz .Lno_phe%=\n\t"
96          "orl $4, %0\n"                 /* Set our HWF_PADLOCK_SHA bit.  */
97
98          ".Lno_phe%=:\n\t"
99          "movl %%edx, %%eax\n\t"        /* Take copy of feature flags.  */
100          "andl $0x3000, %%eax\n\t"      /* Test bits 12, 13 to see whether  */
101          "cmpl $0x3000, %%eax\n\t"      /* MONTMUL exists and is enabled.   */
102          "jnz .Lready%=\n\t"
103          "orl $8, %0\n"                 /* Set our HWF_PADLOCK_MMUL bit.  */
104
105          ".Lready%=:\n"
106          : "+r" (hw_features)
107          :
108          : "%eax", "%edx", "cc"
109          );
110     }
111 #endif /*ENABLE_PADLOCK_SUPPORT*/
112   else if (!strcmp (vendor_id, "GenuineIntel"))
113     {
114       /* This is an Intel CPU.  */
115       asm volatile
116         ("movl $1, %%eax\n\t"           /* Get CPU info and feature flags.  */
117          "cpuid\n"
118          "testl $0x02000000, %%ecx\n\t" /* Test bit 25.  */
119          "jz .Lno_aes%=\n\t"            /* No AES support.  */
120          "orl $256, %0\n"               /* Set our HWF_INTEL_AES bit.  */
121
122          ".Lno_aes%=:\n"
123          : "+r" (hw_features)
124          :
125          : "%eax", "%ecx", "%edx", "cc"
126          );
127     }
128   else if (!strcmp (vendor_id, "AuthenticAMD"))
129     {
130       /* This is an AMD CPU.  */
131
132     }
133 }
134 #endif /* __x86_64__ && __GNUC__ */
135
136 #if defined (__i386__) && SIZEOF_UNSIGNED_LONG == 4 && defined (__GNUC__)
137 static void
138 detect_ia32_gnuc (void)
139 {
140   /* The code here is only useful for the PadLock engine thus we don't
141      build it if that support has been disabled.  */
142   int has_cpuid = 0;
143   char vendor_id[12+1];
144
145   /* Detect the CPUID feature by testing some undefined behaviour (16
146      vs 32 bit pushf/popf). */
147   asm volatile
148     ("pushf\n\t"                 /* Copy flags to EAX.  */
149      "popl %%eax\n\t"
150      "movl %%eax, %%ecx\n\t"     /* Save flags into ECX.  */
151      "xorl $0x200000, %%eax\n\t" /* Toggle ID bit and copy it to the flags.  */
152      "pushl %%eax\n\t"
153      "popf\n\t"
154      "pushf\n\t"                 /* Copy changed flags again to EAX.  */
155      "popl %%eax\n\t"
156      "pushl %%ecx\n\t"           /* Restore flags from ECX.  */
157      "popf\n\t"
158      "xorl %%eax, %%ecx\n\t"     /* Compare flags against saved flags.  */
159      "jz .Lno_cpuid%=\n\t"       /* Toggling did not work, thus no CPUID.  */
160      "movl $1, %0\n"             /* Worked. true -> HAS_CPUID.  */
161      ".Lno_cpuid%=:\n\t"
162      : "+r" (has_cpuid)
163      :
164      : "%eax", "%ecx", "cc"
165      );
166
167   if (!has_cpuid)
168     return;  /* No way.  */
169
170   asm volatile
171     ("pushl %%ebx\n\t"           /* Save GOT register.  */
172      "xorl  %%eax, %%eax\n\t"    /* 0 -> EAX.  */
173      "cpuid\n\t"                 /* Get vendor ID.  */
174      "movl  %%ebx, (%0)\n\t"     /* EBX,EDX,ECX -> VENDOR_ID.  */
175      "movl  %%edx, 4(%0)\n\t"
176      "movl  %%ecx, 8(%0)\n\t"
177      "popl  %%ebx\n"
178      :
179      : "S" (&vendor_id[0])
180      : "%eax", "%ecx", "%edx", "cc"
181      );
182   vendor_id[12] = 0;
183
184   if (0)
185     ; /* Just to make "else if" and ifdef macros look pretty.  */
186 #ifdef ENABLE_PADLOCK_SUPPORT
187   else if (!strcmp (vendor_id, "CentaurHauls"))
188     {
189       /* This is a VIA CPU.  Check what PadLock features we have.  */
190       asm volatile
191         ("pushl %%ebx\n\t"              /* Save GOT register.  */
192          "movl $0xC0000000, %%eax\n\t"  /* Check for extended centaur  */
193          "cpuid\n\t"                    /* feature flags.              */
194          "popl %%ebx\n\t"               /* Restore GOT register. */
195          "cmpl $0xC0000001, %%eax\n\t"
196          "jb .Lready%=\n\t"             /* EAX < 0xC0000000 => no padlock.  */
197
198          "pushl %%ebx\n\t"              /* Save GOT register. */
199          "movl $0xC0000001, %%eax\n\t"  /* Ask for the extended */
200          "cpuid\n\t"                    /* feature flags.       */
201          "popl %%ebx\n\t"               /* Restore GOT register. */
202
203          "movl %%edx, %%eax\n\t"        /* Take copy of feature flags.  */
204          "andl $0x0C, %%eax\n\t"        /* Test bits 2 and 3 to see whether */
205          "cmpl $0x0C, %%eax\n\t"        /* the RNG exists and is enabled.   */
206          "jnz .Lno_rng%=\n\t"
207          "orl $1, %0\n"                 /* Set our HWF_PADLOCK_RNG bit.  */
208
209          ".Lno_rng%=:\n\t"
210          "movl %%edx, %%eax\n\t"        /* Take copy of feature flags.  */
211          "andl $0xC0, %%eax\n\t"        /* Test bits 6 and 7 to see whether */
212          "cmpl $0xC0, %%eax\n\t"        /* the ACE exists and is enabled.   */
213          "jnz .Lno_ace%=\n\t"
214          "orl $2, %0\n"                 /* Set our HWF_PADLOCK_AES bit.  */
215
216          ".Lno_ace%=:\n\t"
217          "movl %%edx, %%eax\n\t"        /* Take copy of feature flags.  */
218          "andl $0xC00, %%eax\n\t"       /* Test bits 10, 11 to see whether  */
219          "cmpl $0xC00, %%eax\n\t"       /* the PHE exists and is enabled.   */
220          "jnz .Lno_phe%=\n\t"
221          "orl $4, %0\n"                 /* Set our HWF_PADLOCK_SHA bit.  */
222
223          ".Lno_phe%=:\n\t"
224          "movl %%edx, %%eax\n\t"        /* Take copy of feature flags.  */
225          "andl $0x3000, %%eax\n\t"      /* Test bits 12, 13 to see whether  */
226          "cmpl $0x3000, %%eax\n\t"      /* MONTMUL exists and is enabled.   */
227          "jnz .Lready%=\n\t"
228          "orl $8, %0\n"                 /* Set our HWF_PADLOCK_MMUL bit.  */
229
230          ".Lready%=:\n"
231          : "+r" (hw_features)
232          :
233          : "%eax", "%edx", "cc"
234          );
235     }
236 #endif /*ENABLE_PADLOCK_SUPPORT*/
237   else if (!strcmp (vendor_id, "GenuineIntel"))
238     {
239       /* This is an Intel CPU.  */
240       asm volatile
241         ("pushl %%ebx\n\t"              /* Save GOT register.  */
242          "movl $1, %%eax\n\t"           /* Get CPU info and feature flags.  */
243          "cpuid\n"
244          "popl %%ebx\n\t"               /* Restore GOT register. */
245          "testl $0x02000000, %%ecx\n\t" /* Test bit 25.  */
246          "jz .Lno_aes%=\n\t"            /* No AES support.  */
247          "orl $256, %0\n"               /* Set our HWF_INTEL_AES bit.  */
248
249          ".Lno_aes%=:\n"
250          : "+r" (hw_features)
251          :
252          : "%eax", "%ecx", "%edx", "cc"
253          );
254     }
255   else if (!strcmp (vendor_id, "AuthenticAMD"))
256     {
257       /* This is an AMD CPU.  */
258
259     }
260 }
261 #endif /* __i386__ && SIZEOF_UNSIGNED_LONG == 4 && __GNUC__ */
262
263
264 /* Detect the available hardware features.  This function is called
265    once right at startup and we assume that no other threads are
266    running.  */
267 void
268 _gcry_detect_hw_features (unsigned int disabled_features)
269 {
270   hw_features = 0;
271
272   if (fips_mode ())
273     return; /* Hardware support is not to be evaluated.  */
274
275 #if defined (__i386__) && SIZEOF_UNSIGNED_LONG == 4
276 # ifdef __GNUC__
277   {
278     detect_ia32_gnuc ();
279   }
280 # endif
281 #elif defined (__i386__) && SIZEOF_UNSIGNED_LONG == 8
282 # ifdef __GNUC__
283   {
284   }
285 # endif
286 #elif defined (__x86_64__)
287 # ifdef __GNUC__
288   {
289     detect_x86_64_gnuc ();
290     /* We don't have AESNI support for 64 bit yet.  Thus we should not
291        announce it.  */
292     hw_features &= ~HWF_INTEL_AESNI;
293   }
294 # endif
295 #endif
296
297   hw_features &= ~disabled_features;
298 }